Zbirke

Razvoj in postavitev zasnove ASIC

Razvoj in postavitev zasnove ASIC


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

ASIC, integrirano vezje, specifično za aplikacijo, je lahko zelo drago za izdelavo. Posledično je treba zagotoviti, da se postopek načrtovanja in razvoja ASIC izvaja na logičen in nadzorovan način.

Vsako fazo postopka načrtovanja in razvoja ASIC je treba skrbno spremljati in sprejeti previdnostne ukrepe, da se zagotovi, da končni načrt ASIC izpolnjuje zahteve in zadovoljivo deluje v resničnih aplikacijah.


Faze načrtovanja in razvoja ASIC

V integriranem vezju, specifičnem za aplikacijo, ASIC je več stopenj. Vsako je treba izvesti pravilno, ker se napake kasneje v postopku postopoma dražje popravljajo. Idealno bi bilo, da bi razvojni postopek vključeval vse zahtevane faze, vsako pa bi moralo biti zadovoljivo zaključeno, preden preidete na naslednjo. Za zagotavljanje storitve oblikovanja ASIC se pogosto uporablja zunanje specializirano podjetje. V skladu s tem je treba zagotoviti, da vmesnik do storitve ASIC ali podjetja za načrtovanje deluje popolnoma. Eden od načinov za to je zagotoviti, da je postopek načrtovanja ASIC pravilen.

Zajem zahtev Na enak način, da je zajemanje zahtev bistveni del vsake zasnove sistemov, enako velja za zasnovo ASIC. Bistveno je, da se zajamejo vse zahteve, da lahko načrt pravilno postavite na svoje mesto. Poznejše spremembe zahtev bodo privedle do sprememb v zasnovi, ki jih bo izvedba stala precej.

Modeliranje Na tej stopnji razvoja ASIC je treba modelirati visoko raven funkcionalnosti zasnove ASIC, da se zagotovi ustrezen pristop. To modeliranje se običajno izvaja v programski opremi, pogosto v jeziku C ali podobnem jeziku. V nekaterih okoliščinah je možno uvoziti vezje blokov v orodje za načrtovanje, da se omogoči izvedba ASIC modeliranja.

Zelo pomembno področje modeliranja ASIC na tej stopnji je zagotoviti pravilno vključitev elementov okrnjenja in zaokroževanja. Vsaka neusklajenost lahko kasneje pri načrtovanju povzroči velike težave, ki jih je težko najti in popraviti.

Izbira paketa ASIC Izbira paketa za ASIC je odvisna od številnih dejavnikov. Očitno ima veliko število potrebnih priključkov velik vpliv, vendar tudi pričakovano odvajanje toplote. Za višjo stopnjo odvajanja toplote bo potreben paket, ki lahko zelo učinkovito prenaša toploto iz silicija. Poleg tega bo vplival tudi predvideni postopek izdelave vezja, v katerega bo vgrajen ASIC. Končno bo prodajalec silicija ASIC vplival na izbiro paketa. Različni ponudniki ASIC bodo ponujali različne pakete. Zato bo končna izbira ravnotežje med vsemi zahtevami.

Razpoložljive pakete za ASIC lahko izberete med številnimi znanimi paketi, ki se uporabljajo za obsežna integrirana vezja, in vključujejo:

  • Štirikotni paket (QFP) - čeprav so nekoč priljubljeni in zagotavljajo visoko stopnjo povezljivosti, ti paketi niso robustni in jih je mogoče zlahka poškodovati. Zatiči se zlahka upognejo pred spajkanjem na ciljno ploščo, zato je potrebno zelo previdno ravnanje.
  • Kroglična mreža (BGA) - to je zdaj pogosto najprimernejša rešitev, saj so BGA-ji robustni in jih je mogoče obdelati v večini proizvodnih procesov SMT.

ASIC zajemanje zasnove Zajemanje zasnove za ASIC je mogoče doseči na več načinov. Ena najbolj očitnih metod je zajemanje zasnove ASIC iz sheme. Ta metoda je bila nadomeščena in načrti so običajno zasnovani z uporabo orodij za načrtovanje, ki zajemajo zahtevane matematične operacije in jih pretvorijo v zahtevano predstavitev vezja. Obstajajo številna orodja, ki lahko to izvedejo, vključno z orodji za oblikovanje VHDL in Verilog. Ta orodja lahko nadzorujejo zasnovo na visoki ali nizki ravni zasnove. To omogoča nadzor zasnove ASIC do registra po registru ali celo po bitni ravni.


Postavitev ASIC

Postavitev ASIC je pomembna stopnja razvoja. Raven prilagajanja postavitve ASIC bo odvisna od vrste uporabljenega ASIC, toda za popolnoma prilagojene modele je postavitev ASIC veliko bolj prilagodljiva kot pri drugih različicah, kjer morda ni mogoče določiti velikih elementov postavitve.

Postavitev ASIC bo vključevala številne dejavnike, od najprimernejše bližine določenih odsekov tokokroga in tranzitnih časov do števila povezav, ki jih je treba vzpostaviti med različnimi območji. Postavitev ASIC običajno poteka pod računalniškim nadzorom, vendar je kljub temu mogoče postaviti omejitve glede postavitve ASIC, da se zagotovi izpolnjevanje nekaterih električnih parametrov.

ASIC simulacija in primerjava z modeliranjem Ko je zasnova ASIC zajeta, je treba zagotoviti, da zasnova ustreza njenim zahtevam in da bo delovala pravilno. Da bi to dosegli, se izvede nadaljnja simulacija. Zasnova ASIC se preveri glede na predhodno ustvarjeni model programske opreme. Ugotovljeno je, da so številne napake, odkrite v končnem integriranem vezju, funkcionalne napake, ki jih je v teh fazah pogosto mogoče najti, če je modeliranje realna predstavitev ciljne ali zahtevane funkcionalnosti ASIC. Poleg tega je nujno skrbno preverjanje časovnega okvira, zlasti za popolnoma prilagojene zasnove ASIC. To je treba izvesti v nekoliko večjem od določenega temperaturnega območja, vhodnega območja napajanja in predvidene spremembe procesa.

Formalno preverjanje To področje življenjskega cikla oblikovanja ASIC postaja v zadnjih letih vse bolj pomembno. Z naraščajočo zapletenostjo modelov ASIC je postalo pomembnejše formalno preverjanje, da se zagotovi pravilnost zasnove. Vidiki, ki vključujejo preverjanja, ali so vse spremenljivke v programskem modelu pravilno opredeljene, pa tudi preverjanje vidikov, kot so nagib ure in metastabilnost med različnimi časovnimi območji zasnove ASIC. Metastabilnost je težava, ki se pojavi, ko se podatki spremenijo istočasno kot ura. Verjetnost v odvisnosti od časa je, da se izhodni podatki ne poravnajo v želeno stanje, če se hkrati spremenijo vhodni podatki in ura.

ASIC testne tehnike Po izdelavi je treba napravo ASIC preizkusiti. Običajno se za uporabo štejejo tri tehnike. Prva je pregled meja, JTAG, IEEE1149.1. S to tehniko je mogoče preveriti vhodno / izhodno območje in tudi notranje vezje znotraj naprave. Vendar je pregled meja zaporedna tehnika in prepočasi je preverjati večino zapletene naprave.

Druga tehnika uporablja tako imenovane verige skeniranja. Ta tehnika uporablja obstoječe registre iz ASIC, vendar vsak vključuje multiplekser med vhodom za optično branje in običajnim vhodom. Nastavi se lahko več verig, od katerih ima vsaka dva vhoda in izhodno verigo. Za vhodne podatke se ustvarijo testni vektorji in z njihovo pomočjo je nato mogoče analizirati izhodne podatke in zaznati morebitne napake. Avtomatizirana vhodna zaporedja verige skeniranja je mogoče generirati in optimizirati za preizkušanje vse logike med registri in preverjanje vozlišč, ki bi lahko obstala v določenem stanju, to je 1 ali 0.

Za pospešitev preskusnega procesa ASIC je mogoče uvesti več verig, kar omogoča izvedbo vzporednih preskusov.

Poleg tega se lahko uporabi BIST (Built In Self Test). To je še posebej koristno v situacijah, kot je preizkus čipov, ki vsebujejo elemente, kot je SRAM, ki jih je treba dolgo preverjati. Za preizkušanje takih elementov prodajalci pogosto prodajajo tako imenovane "konzervirane vektorje". Ker so ti zelo stroškovno učinkoviti glede na površino silicija in čas preskusa. Tehnika in obseg teh vektorjev lahko pogosto vplivata na izbiro prodajalca.

Fizični test prototipov ASIC Ko so na voljo fizični prototipi silicijevih ASIC, jim je treba opraviti popoln test, vključno s testom z ASIC v ciljnem vezju. Ne samo, da je treba preveriti njihovo delovanje, ampak se poleg tega izvajajo tudi pregledi širjenja postopka, da se ugotovi verjeten donos v proizvodnji. Cilj je ozek razpon, ki ni blizu, da bi prešel robove meje neuspeha.

V tej fazi je mogoče najti nekaj težav. Za raziskovanje težav je mogoče uporabiti številne tehnike. Pregledovanje meja je eno močno orodje, preverjanje pa je mogoče tudi okoli vmesnika do zunanjega vezja. Ena od tehnik, ki je bila uspešno uporabljena, je bila sondiranje neposredno na sam silicij ASIC. Zdaj to običajno ni mogoče zaradi zelo majhnih velikosti funkcij, ki so danes običajne.

Druga tehnika je raziskovanje simptomov in nato generiranje hipoteze, ki jo je nato mogoče preizkusiti na podlagi simulacije ASIC. To omogoča simulacijo in nato odpravo pravilne težave.

Pregledi življenjskega cikla in predaja proizvodnji Kot pri vsakem vmesniku med oddelki ali različnimi področji razvojne skupine je treba zagotoviti, da vmesniki delujejo zadovoljivo in da se vsi zahtevani podatki natančno posredujejo. To še posebej velja za vmesnik s prodajalcem silicija, saj tvorijo drugo podjetje in imajo različne procese, po katerih delujejo. Da bi to dosegli, se predaja informacij v oblikovalsko službo ASIC in iz nje običajno opravi formalno, prodajalci silicija pa bodo pogosto pričakovali, da bodo kot del tega videli številne predmete, vključno z rezultati preverjanja za zasnovo ASIC.


Povzetek

Če se postopek načrtovanja ASIC izvede skrbno, je mogoče izkoristiti zelo velike koristi v smislu zmanjšanja stroškov na enoto in pogosto izboljšanja zmogljivosti. Če pa v postopek vstopijo napake, se lahko razvojni stroški povečajo, ker so potrebne nadaljnje ponovitve procesa zasnove in razvoja ASIC. V skladu s tem je potrebna skrb za zagotovitev uspešnega razvoja ASIC.


Poglej si posnetek: How to Find Architectural Ideas (Maj 2022).